В основе конструкции цифрового двухканального фильтра лежит достижение строгого соответствия между двумя каналами и характеристиками одноканального фильтра, трудности которого сосредоточены на трех измерениях « контроля согласованности каналов», « многоцелевого баланса производительности», « инженерного ограничения посадки», суть которого заключается в разрешении противоречия между « синхронизацией двухканальных сигналов» и « индикаторами фильтров». Ниже приведены основные трудности проектирования и анализ глубинных причин:
I. Основные трудности: строгое соответствие двух каналов (наиболее важные требования)
Основные сценарии применения цифрового двухканального фильтра (например, радар, ультразвуковое изображение, связь MIMO, вибрационный анализ) требуют, чтобы « фазовое / амплитудное искажение двухканального сигнала» (например, путем двухканального дифференциального усиления, измерения физической величины обратной тяги с разностью фаз), и как только канал не соответствует, это может непосредственно привести к ошибке измерения (например, смещение разности фаз, размывание изображений, неточное позиционирование), что является его основным отличием от одноканального фильтра и является самой большой трудностью проектирования:
1. Контроль ошибок при сопоставлении квот
Требования: погрешность усиления сигнала одной и той же частоты по двум каналам должна контролироваться в пределах ±0,1 дБ ~ ±0,5 дБ (для высокоточных сценариев, таких как РЛС, требуется ± 0,05 дБ);
Трудности:
Аппаратный уровень: отклонение усиления от двух пластин ADC, допуск устройства, имитирующий переднюю часть (усилитель, антигибридный фильтр) (например, сопротивление, погрешность емкости) напрямую вводит рассогласование амплитуды, а изменение температуры усиливает отклонение (например, дрейф усиления, вызванный температурным дрейфом сопротивления);
Алгоритмический уровень: при использовании адаптивной или нелинейной фильтрации точность итерации двухканального алгоритма и несинхронизация обновления параметров могут привести к непоследовательной амплитудной реакции при динамическом сигнале.
2. Контроль ошибок при согласовании фазовых / групповых задержек
Требования: фазовая разница между двумя каналами должна контролироваться на уровне ±1° ~ ±3° (для высокочастотных сценариев требуется ±0,5 ° выше 1 ГГц), а отклонение групповой задержки должно быть меньше 1% от цикла сигнала;
Трудности:
Разница в задержке оборудования: фазовое смещение часов отбора проб ADC, непоследовательная длина проводки PCB (даже если разница 1 мм, фазовая разность сигнала 1 ГГц около 1,2 °), фазовая нелинейность эмулятора может привести к дисбалансу фиксированной фазы;
Разница в задержке алгоритма: выбор структуры фильтра (например, FIRvSIIR), разное число порядков или несинхронизация операционных рядов двухканального фильтра (например, разница в конвейерном ряду двухканального фильтра в FPGA) приводит к динамическому фазовому отклонению;
Нелинейная фазовая проблема: фильтр IIR естественным образом имеет нелинейную фазу, и даже если он спроектирован как линейный фазовый тип, трудно гарантировать полное совпадение фазовых кривых двух путей, особенно на краю полосы пропускания и в переходной зоне полосы сопротивления.
Ошибка синхронизации временных рядов (синхронизация выборки с операцией)
Требования: отклонение во времени отбора проб для сигналов обоих каналов должно быть меньше 1 / 10 цикла отбора проб (т.е. синхронизация цикла суботбора проб);
Трудности:
Синхронизация отбора проб: при использовании двух независимых ADC задержка распределения сигнала часов, дрожание может привести к « смещению момента выборки» (т. е. времени skew), даже если дислокация 1ns, фазовая разница сигнала 100 МГц достигает 36 °;
Операционная синхронизация: в процессоре (например, DSP, FPGA) последовательность выполнения команд с двухканальной фильтрацией, разница в ударе кэша может привести к непоследовательности в задержке операции, особенно при обработке больших объемов данных или сложных алгоритмов (например, фильтр FIR высокого порядка).
II. Ключевые трудности: конфликт и баланс многоцелевых характеристик
Одноканальный фильтр должен только оптимизировать « полосу пропускания, затухание полосы сопротивления, ширину переходной полосы», в то время как двухканальный фильтр должен найти баланс между « одноканальной производительностью», « совместимостью канала», « потреблением ресурсов», подвержен столкновениям показателей:
Конфликт между свойствами фильтра и каналом
Пример 1: Для повышения затухания полосы сопротивления по одному каналу требуется увеличение порядка фильтра (например, фильтр FIR повышается со 128 до 256 порядка), но чем выше порядок, тем более чувствительным к влиянию фазового соответствия является отклонение параметров двухканального алгоритма (например, погрешность квантования коэффициента), что может привести к усилению фазового несоответствия;
Пример 2: Для уменьшения полосы пропускания по одному каналу при проектировании фильтра FIR с использованием функции окна точность квантования коэффициента функции окна в обоих фильтрах различна (например, 16 bitvs24 bit), что может привести к непоследовательной реакции полосы пропускания, что, в свою очередь, приводит к несоответствию амплитуды.
Конфликт между производительностью и производительностью в реальном времени
Сценарий применения: например, обработка радиолокационных сигналов, мониторинг вибрации в реальном времени, требует общей задержки двухканальной фильтрации (аналоговый + алгоритм) менее 1 мс;
Трудности:
Линейный фазовый фильтр FIR, хотя фазовые характеристики хороши, но высокий порядок, большая арифметика (FIR порядка N требует умножения / сложения в N раз), увеличивает задержку операции, если для задержки сжатия используется низкоуровневый FIR, это может привести к недостаточному затуханию полосы сопротивления;
Если используется фильтр IIR (малое количество операций, низкая задержка), вы сталкиваетесь с нелинейной фазовой проблемой, сложность согласования фаз канала значительно возрастает, особенно в широкополосной обработке сигналов.
3. Конфликт между потреблением ресурсов и реализацией проекта
Трудности:
Линейный фазовый FIR фильтр высокого порядка хранит в два раза больше коэффициентов и операций, чем одноканальный (например, 256 FIR, 256 на канал, в общей сложности 512 на оба пути и удваивает количество операций), предъявляя более высокие требования к логическим ресурсам FPGA и скорости вычислений DSP;
Использование адаптивного равновесия каналов (например, коррекция амплитуды / фазового несоответствия с помощью алгоритма LMS) повышает точность соответствия, но увеличивает дополнительные вычисления и latency и может нарушить требования к работе в реальном времени.