С помощью испытательного оборудования ESD для чипа, чтобы построить электростатическую защитную стену, необходимо продвигать из четырех уровней системы отбора испытательного оборудования, реализации методов тестирования, стратегии оптимизации защиты, строительства системной защиты, конкретные варианты заключаются в следующем:
Точный выбор испытательного оборудования ESD, покрывающего основную тестовую модель
Защита чипа ESD должна быть проверена на различные режимы разряда и должна быть оснащена следующим ключевым испытательным оборудованием:
Тестер HBM (манекен)
Анализируя процесс разрядки при выводе чипа с заряженным контактом человека, диапазон испытательного напряжения обычно покрывает 200 В - 8 кВ.
Основная роль: проверить устойчивость чипа к электростатическим рискам, вызванным работой человека в производственных и сборочных звеньях.
MM (Машинная модель) Тестер
Моделирование разряда при заряженном контакте устройства автоматизации с чипом, скорость разряда быстрее, пик тока выше.
Основная роль: Оценка антистатической способности чипа в высокоскоростных производственных линиях, особенно для высокочастотных сценариев работы.
CDM (модель заряженного устройства) Тестер
Моделирование разряда чипа при контакте с заземленным проводником после того, как он заряжен, отражает статический риск чипа во время транспортировки и хранения.
Основная роль: обнаружение электростатического рассеяния материала упаковки чипа и конструкция изоляции внутренней схемы.
Стандартная система тестирования IEC 61000 - 4 - 2
Поддерживает воздушный разряд (±15 кВ) и контактный разряд (±8 кВ) для моделирования электростатического удара в реальной среде.
Основная роль: проверка антиинтерференционной способности чипа в сценарии конечного применения.
II. Внедрение стандартизированного процесса тестирования, количественное определение уровня защиты
Подготовка к предварительному тестированию
Чип должен находиться в неупакованном или упакованном состоянии (выбранном в соответствии с целью тестирования) и убедиться, что температура и влажность тестовой среды соответствуют стандартам.
Используйте высокорезистор для измерения сопротивления изоляции между выводом чипа и землей, чтобы обеспечить начальное значение > 1G Омега, чтобы избежать помех утечки.
Поэтапное тестирование
Этап 1: Возьмите модель HBM в качестве примера, которая постепенно повышает напряжение от низкого напряжения до порога толерантности, определенного в правилах чипа, записывая функциональные параметры чипа после каждого разряда.
Этап 2: Если чип проходит этап 1, проводится тестирование моделей MM и CDM, в котором основное внимание уделяется переходным волнам тока и изменениям температуры внутри чипа.
Этап 3: моделирование реальной сцены с помощью системы IEC 61000 - 4 - 2 для проверки устойчивости чипа при непрерывном электростатическом ударе.
Анализ отказов
Если в тесте появляется функциональная аномалия чипа, используйте устройство FIB (сфокусированный ионный луч) для определения точки отказа, в сочетании с SEM для наблюдения за плавлением металлического слоя, пробоем оксидного слоя и другими физическими повреждениями.
Пример: чип MCU вышел из строя во время теста CDM, и анализ показал, что защитный диод ESD между его выводом питания и землей был пробит из - за слишком небольшой площади диода, что привело к превышению плотности тока.
Оптимизация дизайна защиты на основе тестовых данных
Модернизация защитных цепей
Выбор диода TVS: выбор устройства с низким динамическим сопротивлением в зависимости от напряжения плоскогубца и времени отклика, записанного в тесте.
Оптимизация компоновки: поместите устройство защиты ESD рядом с выводом чипа, сократите длину провода, уменьшите паразитную индуктивность и избегайте высокочастотных колебаний.
Материалы и технологические усовершенствования
Материалы для упаковки: использование ЭМС с лучшей электропроводностью (эпоксидный пластмассы) для снижения поверхностного сопротивления с 1012 Ом до 108 Ом, ускорения рассеяния электростатического заряда.
Усовершенствование процесса: внедрение структуры LDD (легколегированный сток) в производство чипов для повышения переносимости ESD устройств MOSFET.
Системная защита
Добавьте полную плоскость в конструкцию PCB, уменьшая сопротивление заземления через соединение с несколькими отверстиями, обеспечивая путь низкого сопротивления электростатическому току.
К чувствительным сигнальным линиям добавляются конформные дроссели для подавления шума электростатической связи.
IV. Создание замкнутой системы защиты, непрерывное итеративное обновление
Контроль производственной цепочки
Развертывание ионных вентиляторов на линии инкапсуляции чипов, нейтрализация статического электричества окружающей среды и использование антистатических оборотных коробок для перевозки чипов, чтобы избежать вторичного электростатического накопления.
Операторы носят антистатические браслеты и ежедневно проверяются с помощью интегрированного тестера сопротивления человека, чтобы убедиться, что заземление эффективно.
Терминальная адаптация
Для различных сценариев применения отрегулируйте уровень испытательного напряжения и добавьте тест ESD в условиях высокой температуры и высокой влажности.
Обеспечить маркировку уровня защиты для чипов, чтобы направлять клиентов на рациональное использование.
итерация на основе данных
Создайте тестовую базу данных ESD для регистрации отказов и улучшений различных партий чипов и прогнозирования потенциальных точек риска с помощью алгоритмов машинного обучения.